HDL. #verilog Biestable T simple con flanco negativo de reloj #flipflops
33:48
HDL. #verilog Biestable D simple con flanco positivo de reloj
1:14:35
Integrado 555 Modo Astable y Monoestable Parte 1
38:18
HDL. #verilog Código Gray a binario
18:58
DeepSeek R1: genial para startups, malo para Silicon Valley
1:30:22
Proteus 활용 AVR ATmega128 LED, Button, LCD, Buzzer, DC Motor, ADC, RS232 제어 [Proteus]
41:41
HDL. #verilog Biestable JK simple con flanco positivo de reloj
51:24
Norwegen | Unterwegs im hohen Norden Reupload | ARTE Family
17:59