4:07
PD Lec 12 - Technology File | Tech File | PD Inputs part-5 | VLSI | Physical Design
14:21
PD Lec 18- Macro Placement & Floor-planning [part-4] | VLSI | Physical Design
14:31
PD Lec 17 - Planificación de planta y ubicación de E/S [parte 3] | VLSI | Diseño físico
13:33
Restricciones de síntesis/STA SDC: restricciones set_input_delay y set_output_delay
14:21